計算機構成法20110722

--
メインメモリ
中くらいの速度
- プログラムを格納
- プログラムが使うデータを格納
- 出入力の大量
- ディスプレイ出力の対象(VRAM)

必要事項
- 容量 (1MIPS : 1Mbyte 経験則)
-- メモリ全体をなめる時間を同じにするため
- コスト、命令 (実装可能なチップ数の上限、コンピュータのコスト決定)
- 消費電力
- アクセス時間、サイクル時間
- メモリアクセスバンド幅
- 信頼性
- 不揮発性
-- 電気を切っても失われない
- アクセス時間の均一性

DRAMは定期的にリフレッシュが必要
リフレッシュにはプリチャージが必要
|-- acccess --|-- precharge --|
|--         cycle time            --|

FB比

--
メモリの歴史
水銀遅延線
ウィリアムズ管
磁気コアメモリ: きごう不揮発性
半導体メモリ
- SRAM
-- サイクル時間 = アクセス時間
-- 消費電力大
- SSRAM (パイプライン化されたSRAM)
-- synchronus s-ram

Intel 3010
Intel 1101
Intel 1103

--
DRAM
・MOSのゲートの容量に電荷として記憶
・1bitが1Tr (高密度) => 256Mbit / chip
・読み出し後の再書き込みが必要
・電荷の漏洩のため、リフレッシュが必要

--
DRAMのアクセス
・行アドレス RAM
・列アドレス CAS
・RASにより1行読み出し、CASアドレスで選択・出力
・破壊的読み出しと書き戻し
・書き込みは、必要なところを書き換え、書き戻し

アクセス時間の短縮
・CPUにより非常に遅い
・burst access
・アクセス幅の増加
...

--
アクセスの高速化
・ニブルモード
DRAMの構造を活かしたアクセス時間の短縮
ROWを固定して、COLUMN内を連続にアクセス

・ページモード
CASごとに列アドレスを与える
ニブルモードは連続だが、行内なら

・Static Column
Static Mode
CASを固定して、SRAMのようにする
今はあまり使われない

--
アクセス幅の増加
100 -> 200 -> .. -> 5000
8 -> 16 -> .. -> 128

--
バンクインターリーブ
メモリバスに多数のバンクを接続して、順次アクセス
各バンクに同じメモリアドレスを通知:連続アドレスのアクセス
スプリット・トランザクションのメモリバス:重複した異なるアドレス

--
バンク衝突の回避
・インターリーブ方式、独立メモリバンク方式では、同じバンクへのアクセス集中で性能低下
・例
A[i] = B[i] + C[i]
A, B, Cの先頭アドレス配置で、性能が1, 1/2, 1/4
素数のバンク数使用によるバンク衝突の回避

--
パイプライン化
SDRAM
synchronus D-RAM
メモリ内部のパイプライン化
チップ内をバンク化
:プリチャージとアクセス

RDRAM
DDR3: 8bank

--
フラッシュメモリ
(数年で消える可能性があるの注意)
MRAM
PRAM
FERAM
単電子デバイスメモリ
光ホログラフィック・メモリ

--
MMU
メモリ管理ユニット
・仮想記憶の実現(と加速)
・記憶保護の実現
・メモリ共有の実現

・CPUからの論理アドレスをメモリデバイスのアドレス(物理アドレス)に変換
・メモリ領域の属性の管理
・アクセス履歴の作成:OSへの補助機能

--
仮想記憶とアドレス変換
・ユーザのアドレスを物理的なメモリと分離
- 論理アドレスから物理アドレスへの変換

--
アドレス変換方式
・ページング
- メモリ空間を固定サイズ(ページ)に分割
- ページごとに、論理ページアドレスと物理ページアドレスを写像

・セグメンテーション

--
ページ化したセグメント方式
・メモリは固定したページサイズで分割
・ページの集合体をセグメントとして扱う

--
アドレス変換
・Page Mapping Tableによる変換
・各エントリには物理アドレス、属性

プロセスのページ表ポインタ(レジスタ)

--
ページサイズの選択
・転送速度、アクセス時間の高速化
・内部フラグメンテーションによるメモリの喪失のバランスで決定
・現在
データのページ 2KB - 8KB
命令のページ 2KB - 数MB

--
多段ページ変換表
・1段では膨大のテーブルサイズが必要
・セグメントによる制御

--
TLBエントリー (ページ変換表)
ページ変換操作の高速化(TLB)
・Translation Lookaside Buffer
論理アドレスで連想検索し、物理アドレスと属性を出力する小さなメモリ

--
TLB
TLBのキャッシュ構造
連想性:full associative
置換アルゴリズム:ramdom
エントリのアクセス:ソフトウェア・ハードウェア
TLBの階層化

--
TLBの構造

--
発表のスライドをレポートボックスに